５．いざ設計 　さあ設計です。　ここからはこれまで回路設計と様子が異なります。　設計方法は２種類あります。　回路図入力とHDL入力です。 　回路図ベースの入力は、これまでの論理回路設計と同様にライブラリに登録されているロジック記号を使って回路を入力します。　手始めに簡単な回路を記述する場合はこれまでの回路設計と同じ手順でできますので入門用としてはこれでも良いでしょう。　ただ、回路規模が大きくなれば回路図入力では手に負えなくなってきます。 　もうひとつはHDL入力です。 Hardware Discription Languageの略でASICの設計に盛んに使われる言語です。　C言語のようなイメージで考えて下さい。　プログラムの経験がある方であればすぐになじめると思います。　これは論理を抽象的に表現するため、回路図入力では各デバイスのライブラリに依存しますが、HDLで記述した場合は論理合成ツールがそのデバイスに最適化したプラグラムを生成しますので、デバイスを意識せずに設計することができ、また異なるデバイスにも変更することが容易です。　HDLには、ABEL、VHDL、Verilog等の種類がありますが、特にどれがお勧めと言うことはありません。　私はたまたまVHDLを使いました。 　私の場合も最初は回路図ですべてを記述し、動作を確認しておいてから序々にHDL記述した回路に置き換えていきました。　そのように、対比させるながら設計することでHDLの優位性が良く理解でき、今ではすべてHDLで設計しています。 　FPGAでは回路規模がかなり大きくなるので、当然階層化して設計します。 私の場合はトップレベルの設計のみ回路図入力し（ブロック図のようなものですが）、下位の回路は各機能単位にVHDLで記述しました。　すべてをHDLで記述することも可能ですが、私はこの方法がお勧めです。 HDLに関する書籍はあまり多くありません。　CQ出版からVHDLによるハードウエア設計が出版されています。　後はトランジスタ技術を参考にしました。

トップページへもどる