DCX2496のDigital入出力追加とClock改造(案)

１．情報源
　http://tech.groups.yahoo.com/group/DCX2496/

２．DCX2496の回路図　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　2
　１．のリンクにあります。

３．Digital出力の追加
　細井氏 http://jbl43.com/ が以前ヤフオクに出品されていた改造用基板がある。
　DCX2496の回路図３頁右上のDAC AK4393 に入る信号D0-D2, BCLK, LRCLK, ACLK12
　を横取りし、外付けのDIT CS8404に渡し、S/PDIF出力を得る（AES/EBUも可）。
　但し、４．のClock改造を同時に行なう時は、ACLK12信号は改造クロック信号を使う。　　　　　　　　　　3

４．Clock改造
　資料のリンク
　　http://esken.net/ergo/dcx2496_clock.html　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　4
　　但し、４ページのR33は、R34の間違いだと思われる（基板のversionによる違いかも知れない）。

　これらの資料から、次の改造を行なえばよいらしい。
　　DCX2496回路図２頁中央下の水晶発振回路の出力CLK24 (24.576 MHz) と、
　　DCX2496回路図２頁中央のQuickLogic社FPGA 3004の右下の出力ACLK12（12.288 MHz）を
　　電源を別にした低ジッタ・クロックに変更する。
　改造用のクロック・ボードがTentLabsから販売されている。
　（24.576 MHzと12.288 MHzの２出力　XO 2/5またはXO 3/5）

５．S/PDIF→AES/EBU変換
　民生用のＣＤプレヤーの出力はS/PDIF形式であるが、DCX2496の入力はAES/EBUなので
　変換する必要がある。
　変換トランス内蔵のコネクタも市販されているが、今回は4wayなので２台のDCX2496に信号を
　供給するために、１入力のS/PDIF→２出力のAES/EBU変換器が必要である。
　S/PDIF→AES/EBU変換回路例　や柴崎氏のDSIXを参考にして、バッファとパルス・トランスを
　追加して２出力回路を作る。パルス・トランスは、手持ちのFT-50#77コアに巻く。

6. 入力をAESからI2Sに変える

　AES入力はパルストランスを介してCS8420のpin 4, 5に入っている。CS8420の出力はI2S formatでSHARC DSPのserial入力に入っている。
CS8420は現在Hardware Mode 1 (AES入力）で動作しているが、I2S入力にするには、Hardware Mode 2に直す必要がある。
　1) pin 20(S/^AES or U)を（現在GND）をpull-upしてSerial modeにする。
　2) pin 4, 5につながっているパルストランスと110Ωを外してpin 4をpull-up (SFMT0=1)、pin 5をpull-down (SFMT1=0)。
　　　→Serial Input/Output modeがIF2（AESがI2Sになる）, OF2(現在も同じ）になる。
　3) pin 12, 14のpull-upを外し、I2S serial入力とする。